Cadence完全學(xué)習(xí)手冊 作者：蘭吉昌 等編 出版時間：2010年版 內(nèi)容簡介 Cadence軟件平臺涵蓋了電子設(shè)計(jì)的整個流程，包括系統(tǒng)級設(shè)計(jì)，功能驗(yàn)證，IC綜合及布局布線，模擬、混合信號及射頻IC設(shè)計(jì)，全定制集成電路設(shè)計(jì)，IC物理驗(yàn)證，PCB設(shè)計(jì)和硬件仿真建模等?！禖adence完全學(xué)習(xí)手冊》分原理篇、元件篇、PCB篇和仿真篇四大部分內(nèi)容介紹，帶領(lǐng)讀者從入門到精通，一步一步掌握Cadence設(shè)計(jì)基礎(chǔ)、設(shè)計(jì)方法以及設(shè)計(jì)技巧。《Cadence完全學(xué)習(xí)手冊》豐富的內(nèi)容和實(shí)例將帶給讀者全方位的學(xué)習(xí)指導(dǎo)，使讀者邊學(xué)邊做，用最短的時間理解Cadence設(shè)計(jì)精髓?！禖adence完全學(xué)習(xí)手冊》針對Cadence的初中級讀者，書中仿真和庫使用的部分內(nèi)容，對高級讀者也有參考價值?！禖adence完全學(xué)習(xí)手冊》配有虛擬光盤。 目錄 第1篇 原理篇 第1章 初識Cadence 16.2 1.1 Cadence SPB16.2簡介 1.2 Cadence SPB16.2軟件的安裝 1.2.1 Cadence SPB16.2的運(yùn)行環(huán)境 1.2.2 Cadence SPB16.2的安裝過程 第2章 Cadence的原理圖設(shè)計(jì)工作平臺 2.1 Design Entry HDL原理圖工作平臺 2.1.1 Design Entry HDL的特性 2.1.2 進(jìn)入Design Entry HDL用戶界面 2.1.3 Design Entry HDL用戶界面的介紹 2.2 Design Entry CIS原理圖工作平臺 2.2.1 功能模塊介紹 2.2.2 Design Entry CIS用戶界面 第3章 原理圖的創(chuàng)建和元件的相關(guān)操作 3.1 原理圖設(shè)計(jì)規(guī)范 3.1.1 一般的規(guī)則和要求 3.1.2 信號的完整性及電磁兼容性考慮 3.1.3 PCB完成后原理圖與PCB的對應(yīng) 3.2 原理圖中的基本名詞術(shù)語 3.2.1 在電路設(shè)計(jì)中常用的名詞術(shù)語 3.2.2 與電路圖組成元素相關(guān)的名詞術(shù)語 3.3 新項(xiàng)目的建立 3.3.1 原理圖的工作環(huán)境設(shè)置 3.3.2 圖紙參數(shù)設(shè)置 3.3.3 顏色設(shè)置 3.3.4 格點(diǎn)屬性設(shè)置 3.3.5 雜項(xiàng)的設(shè)置 3.4 圖紙?jiān)O(shè)計(jì)信息的設(shè)置 3.4.1 字體設(shè)置 3.4.2 標(biāo)題欄設(shè)置 3.4.3 頁面設(shè)置 3.4.4 格點(diǎn)參數(shù)設(shè)置 3.4.5 層次圖參數(shù)設(shè)置 3.4.6 SDT兼容性設(shè)置 3.5 打印屬性的設(shè)置 3.6 元件的添加 3.6.1 元件庫的放置 3.6.2 放置基本元件 3.7 元件的操作 3.7.1 元件的復(fù)制和刪除 3.7.2 元件位置和名稱的調(diào)整 3.7.3 元件屬性的編輯 3.8 電源和接地符號的放置 3.8.1 電源符號 3.8.2 接地符號 3.8.3 電源和接地符號的放置 第4章 設(shè)計(jì)原理圖和繪制原理圖 4.1 平坦式電路圖設(shè)計(jì) 4.2 層次式電路圖設(shè)計(jì) 4.2.1 層次式電路設(shè)計(jì)的技術(shù)特點(diǎn) 4.2.2 層次式電路分類 4.3 模塊的創(chuàng)建 4.3.1 簡單層次式電路的模塊創(chuàng)建 4.3.2 復(fù)合層次式電路的模塊創(chuàng)建 4.4 繪制原理圖的工具和步驟 4.4.1 新建原理圖頁 4.4.2 改變原理圖頁面大小 4.4.3 編輯原理圖 4.5 原理圖走線 4.5.1 原理圖中的導(dǎo)線的連接 4.5.2 原理圖中的總線的連接 4.5.3 網(wǎng)絡(luò)標(biāo)志和網(wǎng)絡(luò)標(biāo)號 4.6 添加輸入/輸出端口和標(biāo)題欄設(shè)置 4.6.1 添加輸入/輸出端口 4.6.2 標(biāo)題欄設(shè)置 4.7 添加文本和圖像 4.7.1 添加文本 4.7.2 添加圖像 第5章 原理圖到PCB圖的處理 5.1 從原理圖到PCB圖的信號屬性分配 5.1.1 為網(wǎng)絡(luò)分配PROPAGATION_DELAY屬性 5.1.2 為網(wǎng)絡(luò)分配RELATIVE_PROPAGATION_DELAY屬性 5.1.3 為網(wǎng)絡(luò)分配RATSNEST_SCHEDULE屬性 5.1.4 輸出新增屬性 5.2 建立差分對 5.2.1 手動建立差分對 5.2.2 自動建立差分對 5.3 設(shè)計(jì)規(guī)則的檢查 5.4 生成網(wǎng)絡(luò)表和元件清單 5.4.1 生成網(wǎng)絡(luò)表 5.4.2 生成元件清單 5.5 從原理圖到PCB圖的實(shí)現(xiàn) 第2篇 元件篇 第6章 創(chuàng)建平面元件 6.1 Library Explorer的界面簡介 6.1.1 進(jìn)入Library Explorer 6.1.2 Library Explorer的界面簡介 6.1.3 創(chuàng)建新庫 6.2 平面元件的創(chuàng)建 6.2.1 建立新元件 6.2.2 元件編輯器的組成與設(shè)置 6.2.3 創(chuàng)建封裝 6.2.4 創(chuàng)建引腳 第7章 創(chuàng)建PCB零件封裝 7.1 封裝類型與符號 7.2 Allegro Package封裝編輯器的介紹 7.2.1 進(jìn)入Allegro Package封裝編輯器 7.2.2 Allegro Package工作界面 7.3 使用向?qū)Ы⒎庋b零件 7.4 手動建立零件封裝 第3篇 PCB篇 第8章 PCB設(shè)計(jì)與Allegro 8.1 PCB設(shè)計(jì)流程 8.2 Allegro界面介紹 8.3 Allegro環(huán)境的設(shè)置 8.3.1 繪圖參數(shù)的設(shè)置 8.3.2 文本屬性的設(shè)置 8.3.3 顯示屬性的設(shè)置 8.3.4 格點(diǎn)的設(shè)置 8.3.5 子集選項(xiàng)的設(shè)置 8.3.6 盲孔和埋孔的設(shè)置 8.3.7 設(shè)置打印功能 8.3.8 自動保存功能的設(shè)置 8.4 窗口控制的編輯 8.4.1 畫面控制 8.4.2 使用Strokes 8.4.3 快捷鍵設(shè)置 8.4.4 運(yùn)行腳本和定義 8.4.5 顯示信息 第9章 焊盤的建立 9.1 焊盤的基本概念 9.2 焊盤編輯器Pad Designer簡介 9.3 焊盤的命名規(guī)則 9.4 通過孔引腳建立焊盤的制作 9.4.1 建立熱風(fēng)焊盤 9.4.2 正方形有鉆孔焊盤建立方法 9.4.3 圓形有鉆孔焊盤建立方法 9.4.4 橢圓形有鉆孔焊盤建立方法 9.5 貼片焊盤的制作 9.6 盲/埋孔焊盤的制作 9.6.1 制作盲孔 9.6.2 制作埋孔 第10章 電路板的建立與設(shè)計(jì)規(guī)則的設(shè)置 10.1 建立電路板 10.1.1 手動建立電路板 10.1.2 使用向?qū)Ы㈦娐钒? 10.1.3 導(dǎo)入網(wǎng)絡(luò)表 10.2 設(shè)置設(shè)計(jì)規(guī)則 10.2.1 約束管理器 10.2.2 設(shè)置間距規(guī)則 10.2.3 設(shè)置物理規(guī)則 10.2.4 其他規(guī)則設(shè)置 10.3 設(shè)置元件屬性 10.3.1 添加元件屬性 10.3.2 添加網(wǎng)絡(luò)屬性 10.3.3 添加FIXED屬性和ROOM屬性 10.3.4 屬性和元素的顯示 10.3.5 刪除屬性 第11章 布局和布線 11.1 布局 11.1.1 電路板的規(guī)劃 …… 第12章 覆銅 第13章 Allegro PCB的后處理 第14章 Allegro其他的高級功能 第4篇 仿真篇 第15章 仿真前的預(yù)處理 第16章 約束驅(qū)動布局 第17章 Cadence綜合應(yīng)用實(shí)例 參考文獻(xiàn)