電子電氣工程師技術(shù)叢書 PDN設(shè)計(jì)之電源完整性：高速數(shù)字產(chǎn)品的魯棒和高效設(shè)計(jì) 作者：（美）拉里 D.斯密斯，（美）埃里克·博加延 著 出版時(shí)間：2019年版 內(nèi)容簡介 本書闡明信號如何與互連交互、串聯(lián)和并聯(lián)RLC電路的阻抗相關(guān)的屬性，如何從物理設(shè)計(jì)特征預(yù)測回路電感和降低電容器組合的峰值阻抗，還直擊常見問題的根源，利用分析工具，有效地探索設(shè)計(jì)空間和優(yōu)化權(quán)衡。 目錄 譯者序 前言 致謝 第1章 電源分配網(wǎng)絡(luò)工程 1.1 電源分配網(wǎng)絡(luò)的定義及關(guān)心它的原因 1.2 PDN工程 1.3 PDN的魯棒性設(shè)計(jì) 1.4 建立PDN阻抗曲線 1.5 總結(jié) 參考文獻(xiàn) 第2章 PDN阻抗設(shè)計(jì)基本原理 2.1 關(guān)心阻抗的原因 2.2 頻域中的阻抗 2.3 阻抗的計(jì)算或仿真 2.4 實(shí)際電路元件與理想電路元件 2.5 串聯(lián)RLC電路 2.6 并聯(lián)RLC電路 2.7 串聯(lián)和并聯(lián)RLC電路的諧振特性 2.8 RLC電路和真實(shí)電容器的例子 2.9 從芯片或電路板的角度觀察PDN 2.10 瞬態(tài)響應(yīng) 2.11 高級主題：阻抗矩陣 2.12 總結(jié) 參考文獻(xiàn) 第3章 低阻抗測量 3.1 關(guān)注低阻抗測量的原因 3.2 基于V/I阻抗定義的測量 3.3 基于信號反射的阻抗測量 3.4 用VNA測量阻抗 3.5 示例：測量DIP中兩條引線的阻抗 3.6 示例：測量小導(dǎo)線回路的阻抗 3.7 低頻下VNA阻抗測量的局限性 3.8 四點(diǎn)開爾文電阻測量技術(shù) 3.9 雙端口低阻抗測量技術(shù) 3.10 示例：測量直徑為1in的銅環(huán)阻抗 3.11 夾具偽像說明 3.12 示例：測量通孔的電感 3.13 示例：印制板上的小型MLCC電容器 3.14 高級主題：測量片上電容 3.15 總結(jié) 參考文獻(xiàn) 第4章 電感和PDN設(shè)計(jì) 第5章 實(shí)用多層陶瓷片狀電容器的集成 第6章 平面和電容器的特性 第7章 信號返回平面改變時(shí)，信號完整性的探討 第8章 PDN生態(tài)學(xué) 第9章 瞬時(shí)電流和PDN電壓噪聲 第10章 PDN設(shè)計(jì)的實(shí)用方法