第19卷第3期山東理工大學(xué)學(xué)報(自然科學(xué)版)Vol.19 No.32005年5月.Journal of Shandong University of Technology(Sci & Tech)May 2005文章編號:1672-6197(2005)03 -0056-04EDA技術(shù)及其應(yīng)用董傳岱',趙波", 李震梅'(1.山東理工大學(xué)電氣與電子工程學(xué)院,山東淄博255049;2.淄博職業(yè)學(xué)院機電工程系,山東淄博255013)商要:論述了EDA技術(shù)及其發(fā)展,并詳細(xì)介紹了基于VHDL的自頂向下的設(shè)計方法以及.EDA技術(shù)的特點,對EDA技術(shù)的發(fā)展趨勢也做了介紹.關(guān)鍵詞: EDA;系統(tǒng);模型;仿真中圖分類號: TP391.7文獻(xiàn)標(biāo)識碼: AEDA design technology and applicationDONG Chuan-dai', ZHAO Bo2, LI Zhen-mei'(1. School of Electric and Electronic Engineening, Shandong University of Technology , Zibo 255049, China;2. Department of Mechanical and Electrical Engineering, Zibo Vocational Intiute, Zibo 255013, China)Abstract: The development of EDA technology was reviewed and the characteristics of EDA tecb-nology and the from- top to bottom design method based on VHDL technology were introduced indetail.Key words: electronic design automation(EDA); system; model; simulation1 EDA技術(shù)及其發(fā)展EDA(electronic design automation)技術(shù)是現(xiàn)代電子設(shè)計技術(shù)的核心. EDA技術(shù)就是依賴功能強大的計算機,在EDA工具軟件平臺上,對以硬件描述語言HDL(hardware description language)為系統(tǒng)邏輯描述手段完成的設(shè)計文件,自動地完成邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合(布局布線) ,以及邏輯優(yōu)化和仿真測試,直至實現(xiàn)既定的電子線路系統(tǒng)功能. EDA技術(shù)使得設(shè)計者的工作僅限于利用軟件的方式,即利用硬件描述語言和EDA軟件來完成對系統(tǒng)硬件功能的實現(xiàn). [1]EDA技術(shù)在硬件實現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù), IC版圖設(shè)計技術(shù)、AISC測試和封裝技術(shù)、FPGA/CPLD編程下載技術(shù)、自動測試技術(shù)等;在計算機輔肋T程方面融合了計算機輔助設(shè)計(CAD)、計算機輔助制造(CAM)計算機輔助測試(CA中國煤化工技術(shù)以及多種計算機YHCNMHG收稿日期: 2004-05-11作者簡介:董傳岱(1956 -),男,教授.第3期董傳岱，等:EDA技術(shù)及其應(yīng)用57語言的設(shè)計概念;而在現(xiàn)代電子學(xué)方面則容納了更多的內(nèi)容,如電子線路設(shè)計理論數(shù)字信號處理技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及長線技術(shù)理論等等.因此，EDA技術(shù)為現(xiàn)代電子理論和設(shè)計的表達(dá)與實現(xiàn)提供了可能性.EDA技術(shù)不是某- -學(xué)科的分支,或某種新的技能技術(shù),應(yīng)該是-門綜合性學(xué)科.它融合多學(xué)科于- -體,打破了軟件和硬件間的壁壘,使計算機的軟件技術(shù)與硬件實現(xiàn)、設(shè)計效率和產(chǎn)品性能合二為一,它代表了電子設(shè)計技術(shù)和應(yīng)用技術(shù)的發(fā)展方向.就過去近30年的電子技術(shù)的發(fā)展歷程,可大致將EDA技術(shù)的發(fā)展分為三個階段.第一階段20 世紀(jì)70年代,集成電路制作方面,Mos工藝已得到廣泛的應(yīng)用.可編程邏輯技術(shù)及其器件已經(jīng)問世,計算機作為-種運算工具已在科研領(lǐng)域得到廣泛的應(yīng)用.而在后期,CAD的概念已見雛形.這一階段人們開始利用計算機取代手工勞動,輔助進(jìn)行集成電路版圖編輯、PCB布局布線等工作.第二階段20 世紀(jì)80年代,集成電路設(shè)計進(jìn)入了CMOS(互補場效應(yīng)管)時代.復(fù)雜可編程邏輯器件已進(jìn)人商業(yè)應(yīng)用,相應(yīng)的輔助設(shè)計軟件也已投人使用.而在80年代末,出現(xiàn)了FPGA(F),CAE和CAD技術(shù)的應(yīng)用更為廣泛,它們在PCB設(shè)計方面的原理圖輸人、自動布局布線及PCB分析,以及邏輯設(shè)計、邏輯仿真、布爾方程綜合和化簡等方面擔(dān)任了重要的角色,特別是各種硬件描述語言的出現(xiàn)應(yīng)用和標(biāo)準(zhǔn)化方面的重大進(jìn)步,為電子設(shè)計自動化必須解決的電路建模標(biāo)準(zhǔn)文檔及仿真測試奠定了基礎(chǔ).第三階段進(jìn)入20世紀(jì)90年代，隨著硬件描述語言的標(biāo)準(zhǔn)化得到進(jìn)一步的確立,計算機輔助工程、輔助分析和輔助設(shè)計在電子技術(shù)領(lǐng)域獲得更加廣泛的應(yīng)用,與此同時電子技術(shù)在通信、計算機及家電產(chǎn)品生產(chǎn)中的市場需求和技術(shù)需求,極大地推動了全新的電子設(shè)計自動化技術(shù)的應(yīng)用和發(fā)展.特別是集成電路設(shè)計工藝步入了超深亞微米階段,百萬門以上的大規(guī)模ASIC設(shè)計技術(shù)的應(yīng)用,促進(jìn)了EDA技術(shù)的形成.更為重要的是各EDA公司致力于兼容各種硬件實現(xiàn)方案和支持標(biāo)準(zhǔn)硬件描述語言的EDA工具軟件的研究,都有效地將EDA技術(shù)推向成熟.EDA技術(shù)在進(jìn)入21世紀(jì)后,得到了更大的發(fā)展,突出表現(xiàn)在以下幾個方面:1)使電子設(shè)計成果以自主知識產(chǎn)權(quán)的方式得以明確表達(dá)和確認(rèn)成為可能.2)在仿真和設(shè)計兩方面支持標(biāo)準(zhǔn)硬件描述語言的功能強大的EDA軟件不斷推出.3)電子技術(shù)全方位納人EDA領(lǐng)域,除了日益成熟的數(shù)字技術(shù)外,傳統(tǒng)的電路系統(tǒng)設(shè)計建模理念發(fā)生了重大的變化:軟件無線電技術(shù)的崛起,模擬電路系統(tǒng)硬件描述語言的表達(dá)和設(shè)計的標(biāo)準(zhǔn)化,系統(tǒng)可編程模擬器件的出現(xiàn),數(shù)字信號處理和圖像處理的全硬件實現(xiàn)方案的普遍接受,軟硬件技術(shù)的進(jìn)一步融合等.4)EDA使得電子領(lǐng)域各學(xué)科的界限更加模糊,更加互為包容:模擬與數(shù)字、軟件與硬件、系統(tǒng)與器件、專用集成電路ASIC與FPGA( field programmable gate array)行為與結(jié)構(gòu)等.5)更大規(guī)模的FPGA和CPLD(complex programmable logic device)器件的不斷推出.6)基于EDA工具的ASIC設(shè)計標(biāo)準(zhǔn)單元已涵蓋大規(guī)模電子系統(tǒng)及IP核模塊.7)軟件IP 核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設(shè)計應(yīng)用領(lǐng)域得到進(jìn)一步確認(rèn)(IP即Inte1lectua1 property, 即知識產(chǎn)權(quán)的簡稱,往往指- -個公司出售給另-一個公司的硬件書記包).8)單片電子系統(tǒng)SoC(system on a circuit)高效低成本設(shè)計技術(shù)的成熟.2基于VHDL的自頂向下的設(shè)計方法[2,3]硬件描述語言是EDA技術(shù)的重要組成部分, VHDL是作為電子設(shè)計主流硬件的描述語言, VHDL的英文全名是VHSIC( very high speed integrated dircuit)HardvVHDL不僅可以作為系統(tǒng)模擬的建模工具,而且可以作為電路系統(tǒng)的設(shè)計工中國煤化工HDL源碼自動地轉(zhuǎn)化為文本方式表達(dá)的基本邏輯元件連接圖,即網(wǎng)表文件TYHCN M H G述能力,能從多個層次對數(shù)字系統(tǒng)進(jìn)行建模和描述,從而大大簡化了硬件設(shè)計任務(wù),提高了設(shè)計效率和可靠性.VHDL支持各種模式的設(shè)計方法，使設(shè)計者可以專心致力于其功能的實現(xiàn),而不需要對不影響功能的58山東理工大學(xué)學(xué)報(自然科學(xué)版)2005年與工藝有關(guān)的因素花費過多的時間和精力.傳統(tǒng)的電子設(shè)計技術(shù)通常是自底向上的,即首先確定構(gòu)成系統(tǒng)的最低層的電路模塊或元件的結(jié)構(gòu)和功能,然后根據(jù)主系統(tǒng)的功能要求,將它們組合成更大的功能模塊,使它們的結(jié)構(gòu)和功能滿足高層次系統(tǒng)的要求.以此流程,逐步向上遞推,直至完成整個目標(biāo)系統(tǒng)的設(shè)計.設(shè)計中,無論哪-層出現(xiàn)問題,往往需要全部重新設(shè)計,使其設(shè)計效率低、可靠性差、費時費力、且成本較高等.在EDA技術(shù)應(yīng)用中,采用自頂向下的設(shè)計方法,也就是在整個設(shè)計流程中各設(shè)計環(huán)節(jié)逐步求精的過程.一個項目的設(shè)計過程包括從自然語言說明到VHDL的系統(tǒng)行為描述、系統(tǒng)的分解、RTL模型的建立、門級模型產(chǎn)生,到最終的可以物理布線的底層電路、涉及硬件的物理結(jié)構(gòu)實現(xiàn)方法和測試,整個設(shè)計周期均利用計算機完成.圖1給出了自頂向下設(shè)計流程的框圖說(1)設(shè)計說明書(7)測試向量生成明,它包括如下設(shè)計階段:1)提出設(shè)計說明書,即用自然語言表達(dá)系統(tǒng)項目的功能特點和技術(shù)參數(shù)等.2)建立VHDL行為模型,這一-步是將設(shè)計(2) 建立VEDL行為祺型(8)功能仿真說明書轉(zhuǎn)化為VHDL行為模型.3)VHDL行為仿真.這一階段可以利用VHDL仿真器(如ModelSim、Verilog-XL)對頂(3) VIDL行為仿真(9)結(jié)枸綜合層系統(tǒng)的行為模型進(jìn)行仿真測試，檢查模擬結(jié)果,繼而進(jìn)行修改和完善.這一過程與最終實現(xiàn)的硬件毫無關(guān)系.4)VHDL-RTL級建模. VHDL只有部分語(4) VHDU-RTL級建樸(11)門級時序仿真句集合可用于硬件功能行為的建模,因此在這一階段,必須將VHDL的行為模型表達(dá)為VHDL行為代碼(或VHDLRTL級模型). VHDL行為(5)前端功能仿真硬件測試代碼是用VHDL中可綜合子集中的語句完成的,即可以最終實現(xiàn)模擬器件的描述.5)前端功能的仿真.在這一階段對VHDL(6)邏輯綜合設(shè)計先成RTL級模型進(jìn)行仿真.6)邏輯綜合,使用邏輯綜合工具將VHDL行為級描述轉(zhuǎn)化為結(jié)構(gòu)化的門級電路.圈1自頂向下設(shè)計的流程7)測試向量生成.8)功能仿真.利用獲得的測試向量對ASIC的設(shè)計系統(tǒng)和子系統(tǒng)的功能進(jìn)行仿真.9)結(jié)構(gòu)綜合.主要將綜合產(chǎn)生的表達(dá)邏輯連接關(guān)系的網(wǎng)表文件,結(jié)合具體的目標(biāo)硬件環(huán)境進(jìn)行標(biāo)準(zhǔn)單元調(diào)用、布局、布線和滿足約束條件的結(jié)構(gòu)優(yōu)化配置,即結(jié)構(gòu)綜合.同時生成VHDL格式的時序仿真文件等.10)門級時序仿真.在這一級中將使用門級仿真器或使用VHDL仿真器進(jìn)行門級時序仿真,在計算機上了解更接近硬件目標(biāo)器件工作的功能時序.這些仿真成功完成后就可以將設(shè)計提供給生產(chǎn)工序了.11)硬件測試.這是對最后完成的硬件系統(tǒng)進(jìn)行檢查和測試.3 EDA 與傳統(tǒng)電子設(shè)計方法的比較[4]中國煤化工MHCNMHG3.1 手工設(shè)計方法的缺點傳統(tǒng)的電子設(shè)計方法大多都是手工設(shè)計.設(shè)計時一般先按照電子系統(tǒng)的具體要求進(jìn)行功能劃分出第3期董傳岱,等:EDA技術(shù)及其應(yīng)用59模塊,然后畫出每個模塊的原理圖,再據(jù)此選擇元器件，設(shè)計電路版,最后進(jìn)行實測與調(diào)試.手工設(shè)計主要有下列缺點:1)復(fù)雜電路的設(shè)計、調(diào)試十分困難.2)如果某-過程存在錯誤,查找和修改十分不便.3)設(shè)計過程中產(chǎn)生大量文檔,不易管理.4)對集成電路設(shè)計而言,設(shè)計實現(xiàn)過程與具體生產(chǎn)工藝直接相關(guān),因此可移植性差.5)只有在設(shè)計出樣機或生產(chǎn)出芯片后才能進(jìn)行實測.3.2 EDA 技術(shù)的特點在設(shè)計電子系統(tǒng)或集成電路時,與手工設(shè)計方法比較,EDA技術(shù)主要有以下特點:1)采用硬件描述語言作為設(shè)計輸人.2)各類庫的引人.如邏輯仿真時的模擬庫、邏輯綜合時的綜合庫以及版圖庫測試庫等.3)設(shè)計文檔的管理簡化.4)強大的系統(tǒng)建模、電路仿真功能.5)具有自主知識產(chǎn)權(quán).由于EDA技術(shù)用HDL表達(dá)的成功的專用功能設(shè)計在實現(xiàn)目標(biāo)方面有很大的可選性,它既可以用不同來源的通用FPGA/CPLD實現(xiàn)，也可以直接以ASIC來實現(xiàn),設(shè)計者擁有完全的自主權(quán).6)開發(fā)技術(shù)的標(biāo)準(zhǔn)化、規(guī)范化以及知識產(chǎn)權(quán)IP核的可利用性強.7)適用于高效率大規(guī)模系統(tǒng)設(shè)計的自頂向下設(shè)計方案.8)全方位地利用計算機自動設(shè)計、仿真和測試技術(shù).9)對設(shè)計者的硬件知識和硬件經(jīng)驗要求低.10)與CPU為主的電路系統(tǒng)相比,EDA技術(shù)高速性能好.11)電路可靠性高.4 EDA 的發(fā)展趨勢隨著系統(tǒng)開發(fā)對EDA技術(shù)的目標(biāo)器件各種性能要求的提高,ASIC和FPGA將更大程度相互融合.這是因為雖然標(biāo)準(zhǔn)邏輯器件ASIC芯片尺寸小、功能強大、耗省電,但設(shè)計復(fù)雜,并且有批量生產(chǎn)要求;可編程邏輯器件開發(fā)費用低廉,能在現(xiàn)場進(jìn)行編程,但卻體積大、功能有限，而且功耗較大.因此,FPGA和ASIC正在走到--起,互相融合,取長補短.由于--些ASIC制造商提供具有可編程邏輯的標(biāo)準(zhǔn)單元，可編程器件制造商重新對標(biāo)準(zhǔn)邏輯單元發(fā)生興趣,而有些公司采取兩頭并進(jìn)的方法,從而使市場開始發(fā)生變化,在FPGA和ASIC之間正在誕生--種“雜交”產(chǎn)品,以滿足成本和上市速度的要求.例如將可編程邏輯器件嵌人標(biāo)準(zhǔn)單元.現(xiàn)今也在進(jìn)行將ASIC嵌人可編程邏輯單元的工作.目前,許多PLD公司開始為ASIC提供FPGA內(nèi)核. PLD廠商與ASIC制造商結(jié)盟,為soc設(shè)計提供嵌入式FPGA模塊,使未來的ASIC供應(yīng)商有機會更快地進(jìn)人市場,利用嵌人式內(nèi)核獲得更長的市場生命期.傳統(tǒng)ASIC和FPGA之間的界限正變得模糊.系統(tǒng)級芯片不僅集成RAM和微處理器,也集成FP-GA.整個EDA和IC設(shè)計工業(yè)都朝這個方向發(fā)展.參考文獻(xiàn):中國煤化工[1]王鎖萍.電子設(shè)計自動化(EDA)教程[M].成都:電子科技大學(xué)出版社,000.[2]邊計年,薛宏熙.用VHDL設(shè)計電子線路[M].北京:清華大學(xué)出版社,000.MHCNMHG[3]黃正謹(jǐn),徐堅.CPLD 系統(tǒng)設(shè)計技術(shù)人門與應(yīng)用[M].北京:電子工業(yè)出版社,2002.[4]潘松,黃繼業(yè). EDA技術(shù)實用教程[M].北京:科學(xué)出版社,2002.