第25卷第4期計算機工程與設(shè)計2004年4月Vol. 25No. 4COMPUTER ENGINEERING AND DESIGNApr. 2004文章編號: 100-7024(2004)04-0504-04中團分類號: TP30I;TP391.7文獻標識碼:A基于NIOS的SOPC設(shè)計方茁，彭澄廉，陳澤文(復(fù)旦大學(xué)計算機與信息技術(shù)系，上海200433)摘要: SOPC是Altera公司提出的一種靈活、高效的片上系統(tǒng)設(shè)計方案。它將處理器、存儲器、I0口等系統(tǒng)設(shè)計需要的組件集成到一個PLD器件上，構(gòu)建成一個可編程的片上系統(tǒng)。NIOS是Altera公司開發(fā)的可進行SOPC設(shè)計的處理器軟核。通過一個實例，詳細介紹了如何在Excalibur平臺上實現(xiàn)一個基于NIOS的SOPC設(shè)計.關(guān)鍵詞:片上系統(tǒng);片上可編程系統(tǒng); IP核; NIOS; 開發(fā)平臺NIOS based SOPC designFANG Zhuo，PENG Cheng-lian，CHEN Ze-wen(Departmnent of Computing and Information Technology, Fudan University, Shanghai 200433, China)Abstract: SOPC is a flexible, eficient soc design methodology which is developed by Altera corporation. It could build & SOCdesign by integrating processor. memory、 VOs and other peripherals into a PLD. NIOS is a soft-core microprocessor developedby Altera corporation, which could be used to build a SOPC design. A demonstration was given, which showed how to realizea NIOS based SOPC design through an example on Excalibur platform in detail.Key words: SOC; SOPC; IP core; NIOS; development platform核(見本文2.2.1節(jié))放入PLD中,這個軟核就是NIOS,它1引言只占芯片內(nèi)部很少的一-部分邏輯單元，成本很低。同ASIC隨著大規(guī)模集成電路設(shè)計技術(shù)的進步和制造工藝水.相比較，如果將處理器放到ASIC中需要付給處理器廠商平的提高，以及單個芯片上的邏輯門數(shù)的增加，嵌入式系專利費,每買一片就得付一-次費用，而且ASIC的NRE(-統(tǒng)設(shè)計變得日益復(fù)雜。與此同時，上市時間的壓力也越次性投資)大,風(fēng)險也大,NIOS則沒有這個問題.NIOS的來越大，傳統(tǒng)的嵌入式系統(tǒng)設(shè)計方法已不能適應(yīng)當(dāng)前嵌開發(fā)工具包價格很低，并且可用在不同的產(chǎn)品里,不受限入式系統(tǒng)設(shè)計的需要。單個芯片上的邏輯門數(shù)的增加在制。使設(shè)計任務(wù)復(fù)雜的同時，也為設(shè)計人員的開發(fā)設(shè)計開辟NIOS處理器是RISC型處理器，它有兩個版本:16位了新的天地一- 可以把整個系統(tǒng)集成到一個芯片上,這與32位版本,兩個版本的字的位寬分別是16位與32位"。就是所謂的soc技術(shù)，即片上系統(tǒng)(System On Chip)。socNIOS處理器支持流水線技術(shù)，而且其大多數(shù)指令可在-技術(shù)是當(dāng)前聯(lián)入式系統(tǒng)設(shè)計的一個研究熱點。Altera 是個時鐘周期內(nèi)完成。NIOS 處理器的寄存器文件的大小世界知名的可編程邏輯器件公司。過去,Altera作為可編可配置為128個、256個，或者512個寄存器,具有很大的程邏輯器件供應(yīng)商，他提供PLD器件。如今,Altera同時靈活性。又是系統(tǒng)方案的供應(yīng)商，他現(xiàn)在為客戶提供的服務(wù)是如NIOS體系結(jié)構(gòu)中的總線采用的是Altera公間開發(fā)的何把-一個系統(tǒng)所需要的嵌入式功能塊，也就是IP核，放Avalon總線結(jié)構(gòu)”。Avalon總線通過端口把連接到它上面到可編程邏輯器件上組成系統(tǒng),這就是SOPC(SystemOn的主、從部件聯(lián)系起來,通過指定時序,部件之間就可以Programmable Chip)技術(shù)。進行通訊了。Avalon總線的顯著特點是把連在它上面的部件分為2NIOS體系結(jié)構(gòu)與SOPC主、從部件,并且通過總線自身提供的仲裁部件來協(xié)調(diào)部2.1NIOS體系結(jié)構(gòu)件間的通訊。對于速度要求不是很高的低端應(yīng)用,Altera將一個軟主部件是指那些含有主端口(masterport)的部件,它.基金項目:國家自然科學(xué)基金項目日(69873010); 國防預(yù)研基金項目(4131602(中國煤化工:2003-06-30.作者簡介:方苗(1975-), 男，吉林人，碩士研究生，主要研究領(lǐng)城為硬軟件澤文，高工。YHCNMHG-504一們可以啟動總線的傳輸過程:而從部件只能在總線上進統(tǒng)設(shè)計方案,它的實質(zhì)是soc設(shè)計技術(shù)。與其它soC設(shè)行接收,不能啟動總線傳輸。例如,連接在Avalon總線上計技術(shù)相比,它的特點在于可編程性,即它利用FPGA或的NIOS處理器是主部件，而連接在Avalon總線上的CPLD器件的可編程性來進行SoC設(shè)計。SDRAM是從部件。NIOS 的架構(gòu)如圖1所示。進行SOPC設(shè)計的環(huán)境是SOPCBuilder,它集成在AI-.tera公司的EDA工具QuartusII中。它有一個友好的圖形System Moduleser用戶界面，通過這個界面，用戶可以從Altera提供的IP庫PCL ctrt-PCIlogic中選取-些組件,如處理器、SDRAM、Flash.各種I/O口等，PIOSignals | PCI. datrbridgeSignals并可通過選擇配置相應(yīng)的參數(shù)。如果用戶有特殊功能要to求，但IP庫中沒有，則用戶可以加入自定義的邏輯來實off-chip| peripberatuser現(xiàn)。devices,logieOfT-chip在進行SOPC設(shè)計時,用戶需要先通過SOPCBuildermemory選擇IP組件，然后用SOPCBuilder產(chǎn)生所選擇的系統(tǒng)組Customperipheral件的VHDL或者Verilog源文件。之后，用Quartus II編譯Altera PLD整個系統(tǒng),編譯成功后,把編譯文件下載到開發(fā)板上進行驗證。圖1 NIOS架構(gòu)用SOPC進行開發(fā)的一般流程如圖2所示。2.2 SOPC2.2.1 soC 技術(shù)與IP核用Qurtusl1創(chuàng)建新項目隨著半導(dǎo)體工藝的迅速發(fā)展，單個芯片上的邏輯門數(shù)顯著增加，同時, EDA技術(shù)的推廣和VLSI設(shè)計的普及<需要用戶邏餐?es| 煸寫用戶邏冀化，采用Soc技術(shù)可以把整個系統(tǒng)集成到一個芯片上。1o然而，在上市時間的壓力下,必須要求縮短SOC產(chǎn)品的設(shè)用SOPC Builder在IP庫中選擇井配置組件計與生產(chǎn)時間。為了快速設(shè)計生產(chǎn)出soc產(chǎn)品，設(shè)計人員必須利用用SoPC Builder生成選擇組件的潭代碼及檢查用戶運輯預(yù)先定義并驗證好的IP核(inellectual property core),即知識產(chǎn)權(quán)核”。IP核是soc設(shè)計的關(guān)鍵技術(shù)之一，而它本身的核心問題是IP核設(shè)計與重用(reuse)。雖然IP核一詞波功在眾多場合被使用,但它并沒有一個統(tǒng)一的定義。從概.念上可以這樣理解它: IP核是指將-些在數(shù)字電路中常用QuarfuslI綜合并編譯整個項目用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等設(shè)計成可修改參數(shù)的模塊,讓其他用戶可以直No成功>接調(diào)用這些模塊。這樣就大大減輕了工程師的負擔(dān),避免重復(fù)勞動。IP核設(shè)計一般可以有3個來源，-是EDA廠商提供，下載到開發(fā)板進行驗證二是用戶自己定義,三是第3方提供。IP核一般可以分為3類: